TP11 - fonctions et portes logiques
Il s'agit d'une correction partielle.

1/ Résultats principaux sur les portes : TV, symboles, fonction et désignation en technologie CMOS.

On utilisera de préférence les symboles américains, plus facilement identifiables sur un schéma.

Simulation des portes logiques : http://www.univ-lemans.fr/enseignements/physique/02/electro/portes.html

2/ Addtion binaire
2.1. Demi-additionneur
TV montage expressions logiques
R = A0 and B0
S = A0 xor B0
Cliquer pour voir une photo du montage sur platine mille trous.

2.2. Additionneur complet
Ce montage tient compte d'une éventuelle retenue. Il combine 2 montages ½ additionneur et une porte or.


Simulations et explications complémentaires : http://www.arcanapercipio.com/techno/cirlog.php#demiadd

2.3. Addtionneur 2 bits
Le montage doit faire apparaître un ½ additionneur (pour ajouter les bits de rang 0) et un addtionneur complet (pour ajouter les bits de rang 1 et l'éventuelle retenue provenant du rang 0).
TV montage
Sur le schéma est représenté l'addition 10 + 11 = 101. Soit 2 + 3 = 5.

Logiciel simulant l'additionneur 2 bits : http://tk5yp.free.fr/elec/fichzip/additionneur.zip

2.4. Additionneur 4 bits
Cliquer pour une photo de la plaquette